| 郑雅文* ** ***,吴瑞阳****,陈天奇****,汪文祥*** ****,章隆兵* ** ***,王剑* ** ***.分离真伪时钟的处理器FPGA原型性能校准方法[J].高技术通讯(中文),2022,32(5):462~470 |
| 分离真伪时钟的处理器FPGA原型性能校准方法 |
| A performance calibration method of processor FPGA prototyping by separating real and pseudo wall clock |
| |
| DOI：10.3772/j.issn.1002-0470.2022.05.003 |
| 中文关键词: 硅前验证； 现场可编程门阵列（FPGA）原型； 内存系统； 性能评估； 校准方法 |
| 英文关键词: pre-silicon verification, field programmable gate array （FPGA） prototyping, memory system, performance evaluation, calibration method |
| 基金项目: |
| 作者 | 单位 | | 郑雅文* ** *** | （*计算机体系结构国家重点实验室（中国科学院计算技术研究所）北京 100190）
（**中国科学院计算技术研究所北京 100190）
（***中国科学院大学北京 100049）
（****龙芯中科技术有限公司北京 100190） | | 吴瑞阳**** | （*计算机体系结构国家重点实验室（中国科学院计算技术研究所）北京 100190）
（**中国科学院计算技术研究所北京 100190）
（***中国科学院大学北京 100049）
（****龙芯中科技术有限公司北京 100190） | | 陈天奇**** | （*计算机体系结构国家重点实验室（中国科学院计算技术研究所）北京 100190）
（**中国科学院计算技术研究所北京 100190）
（***中国科学院大学北京 100049）
（****龙芯中科技术有限公司北京 100190） | | 汪文祥*** **** | （*计算机体系结构国家重点实验室（中国科学院计算技术研究所）北京 100190）
（**中国科学院计算技术研究所北京 100190）
（***中国科学院大学北京 100049）
（****龙芯中科技术有限公司北京 100190） | | 章隆兵* ** *** | （*计算机体系结构国家重点实验室（中国科学院计算技术研究所）北京 100190）
（**中国科学院计算技术研究所北京 100190）
（***中国科学院大学北京 100049）
（****龙芯中科技术有限公司北京 100190） | | 王剑* ** *** | （*计算机体系结构国家重点实验室（中国科学院计算技术研究所）北京 100190）
（**中国科学院计算技术研究所北京 100190）
（***中国科学院大学北京 100049）
（****龙芯中科技术有限公司北京 100190） |
|
| 摘要点击次数: 1131 |
| 全文下载次数: 731 |
| 中文摘要: |
| 针对现场可编程门阵列（FPGA）原型系统中内存刷新频率过高导致内存延迟变大的问题，提出了一种校准处理器FPGA原型系统性能的方法，搭建了一个精确的FPGA原型性能验证平台，可用于硅前快速准确地评估处理器系统性能。问题的根本原因是FPGA原型系统同时存在真实墙上时钟和由运行频率降低导致的伪墙上时钟，且在内存系统中刷新和访问请求分别按照两个时钟进行，然而真实机器上这两种请求都是按照真墙上时钟进行，因此FPGA内存系统有性能误差。本文通过将两个墙上时钟分离来实现校准，该校准方法准确度高、通用性强，校准后的FPGA原型系统运行SPEC CPU 2006基准测试程序性能分值平均误差由7.49%降至0.36%，最高误差降至2%以下，可快速有效地指导硅前性能优化。 |
| 英文摘要: |
| Aiming at the problem that memory refresh rate is too high in field programmable gate array （FPGA） prototype system, which leads to large memory latency, a method to calibrate the performance of FPGA prototype system is proposed in this paper, and an accurate FPGA prototype performance verification platform is built, which can be used to quickly and accurately evaluate processor system performance before silicon. The root cause of the problem is that the FPGA prototype system has both a real wall clock and a pseudo wall clock caused by the decrease of running frequency, and the refresh and access requests in the memory system are carried out according to two clocks respectively. However, the two requests in the real machine are carried out according to the real wall clock, so the FPGA memory system has performance errors. In this paper, two wall clocks are separated to achieve the calibration. The calibration method has high accuracy and strong versatility. The average error of the performance score of the calibrated FPGA prototype system running SPEC CPU2006 benchmark program is reduced from 7.49% to 0.36%, and the maximum error is reduced to less than 2%, which can quickly and effectively guide the pre-silicon performance optimization. |
|
查看全文
查看/发表评论 下载PDF阅读器 |
| 关闭 |
|
|
|
