

具有采样保持功能的 10Gbit/s 突发模式激光驱动器的设计与实现^①

林 叶^{②*} 朱 恩^{③*} 顾皋蔚* 王 健^{**} 刘文松* 黄 宁*

(* 东南大学射频与光电集成电路研究所 南京 210096)

(** 中国科学院自动化研究所 北京 100190)

摘要 采用 0.18 μm CMOS 工艺成功设计并实现了一个 10Gbit/s 突发模式激光驱动器芯片,该芯片可应用于 IEEE 802.3av 标准所定义的对等速率万兆以太网无源光网络系统。此设计对突发模式调制和偏置电路进行了改进,减少了突发开启/关断的转换时间;片内集成了峰/谷值采样保持电路,降低了激光器自动功率控制的成本和复杂度。测试表明:芯片可工作在 10.3125Gbit/s 速率上;突发开启/关断转换时间均小于 0.5ns,满足 802.3av 标准中时序参数的规定;在 125 μs 的保持周期内,采样保持电路输出电压跌落小于 0.5mV。芯片面积为 675 μm \times 875 μm 。

关键词 万兆以太网无源光网络(10G-EPON),激光驱动器(LDD),突发模式(BM),802.3av,采样保持

0 引言

突发模式激光驱动器是以以太网无源光网络(ethernet passive optical network, EPON)发射机的关键器件之一。EPON 结合了以太网与无源光网络技术的优点,是未来实现光纤到户(fiber to the home, FTTH)的主流技术^[1]。2009 年 9 月正式发布的 IEEE 802.3av 10G-EPON 标准是截至目前最新、速率最高的 EPON 国际标准^[2]。目前针对 10G-EPON 光网络单元(optical network unit, ONU)上层协议的研究与实现国内已有文献报道^[3],但是物理层芯片的相关研究与设计国内尚未见到报道,尤其是 802.3av 标准所定义的对等速率 10G-EPON 物理层配置的研究^[2],因为其上行速率与下行速率均为 10.3125Gb/s,技术指标更高,设计难度更大。针对这种情况,本研究实现了一种 10Gb/s 突发模式激光二极管驱动器(laser diode driver, LDD)芯片,该芯片就是应用于对等速率 10G-EPON ONU 系统的。此外,针对突发模式下激光器监测电流输出非连续的问题,本设计提出在片内集成采样保持电路,将非连续的监测电流转换为连续的电压输出,从而降低

自动功率控制(automatic power control, APC)系统的复杂度和外围器件成本。这是本设计的主要特点。

1 电路设计

1.1 系统模块划分

本 LDD 芯片的系统框图如图 1 所示。图中,作为输入信号的差分模式 10.3125Gb/s 数据以 Data +/Data - 表示,差分模式突发使能/禁能控制信号以 BEN +/BEN - 表示。该 LDD 芯片主要包括以下功能模块:突发模式偏置电路,突发模式调制电路,跨导放大器(transimpedance amplifier, TIA),峰值采样与保持(peak sample and hold, PH)和谷值采样与保持(bottom sample and hold, BH)电路,复位信号生成电路,以及带隙基准、偏置等辅助电路。其中,片内的跨导放大器(TIA)、峰值/谷值采样与保持(PH/BH)、复位信号生成电路等模块,与片外的微控制器(micro control unit, MCU)、模数转换器/数模转换器(ADC/DAC)等共同实现激光器输出功率的自动控制。

对于光发射机而言,自动功率控制是不可或缺

① 863 计划(2011AA10305),国家自然科学基金(61106024),江苏省科技支撑计划(BE2008128)和高等学校博士学科点专项科研基金(20090092120012)资助项目。

② 男,1983 年生,博士生;研究方向:超高速集成电路设计;E-mail:linyeyc@126.com

③ 通讯作者, E-mail:zhuenpro@seu.edu.cn
(收稿日期:2012-01-09)

的。传统的连续模式光发射机通常使用平均功率控制的方法^[4],利用与激光器封装在一起的光电二极管产生的监测电流,使用运算放大器等模拟器件构成一个负反馈环路,实现输出功率的自动控制。但是,10G-EPON ONU 发射机是以突发模式工作的,激光器仅在短暂的突发使能周期内点亮,此时监控光电二极管有监测电流;其余时间为禁能周期,激光器没有任何光功率输出,监测电流基本为零,而且禁能周期的时间长度远远大于使能周期。因此,利用纯模拟电路构建的传统连续模式的自动功率控制系统不能直接应用于突发模式的光发射机。




图 1 突发模式 LDD 系统框图

为了实现突发模式下的自动功率控制,可以采用数模混合的方法,利用 ADC 对监测电流连续采样,并利用微控制器对 ADC 的采样结果进行数据分析,将突发使能期间的有效数据选取出来,作为功率控制的依据。再通过 DAC 生成相应的控制电压,从而实现对偏置电流和调制电流的调节^[5]。但是,由于 10G-EPON ONU 的使能周期长度仅有数微秒,这对 ADC 的采样/转换速率以及 MCU 的处理速度均提出了较高要求。若选用低成本 ADC,由于其采样/转换速率不够高,控制效果不甚理想;但若选用高性能的 ADC,则会增加系统的整体成本。因此,本设计在文献[5]的基础上进行了改进。如图 1 所示,在系统中加入一组采样保持电路,将突发的监测电流转变为连续的电压值输出,作为功率控制的参考依据。由于突发形式的电流信号经过 TIA 转换和采样保持,已经转变为连续输出的电压值,自动功率控制既可以利用低成本 ADC/MCU 通过数模混合的方法实现;也可以沿用传统的连续模式下平均功率

控制的方法,使用模拟电路构建。这样可以大大降低自动功率控制系统的成本与复杂度。

1.2 突发模式调制电路和偏置电路设计

突发模式调制电路和偏置电路是整个芯片的核心模块,实现快速地开启/关断调制和偏置电流是设计的重点与难点。现有文献提出了多种方案。文献[6]将差分模式数据信号与差分模式使能信号先进行组合逻辑运算,这样在禁能周期中进入调制电路的数据始终为“0”,从而关断了调制电流的输出。该文献实现了一个数据率为 2.5Gb/s 的突发模式激光驱动器,但是工作于 10Gbit/s 对等速率的 10G-EPON ONU,逻辑门工作的速度可能无法满足要求。文献[7,8]均采用直接将调制电路开关级尾电流置 0 的方式。鉴于 EPON 系统中常用的分布式反馈(distributed feed back, DFB)激光器需要较大的调制电流,作为尾电流源的 MOS 管都需要设计成很大的尺寸,因此完全关断需要一定时间,不利于缩短突发关断过渡过程。

本设计对 LDD 调制电路的结构进行了一定改进。其基本结构如图 2 所示。电路基于低负载阻抗级联差分放大器结构,并且在第一级输入缓冲后加入了一个 NMOS 管 M_{13} 。由于激光器采用如图 2 所示的直接耦合方式进行连接,在禁能周期内若要保证激光二极管上无电流经过,就是要使调制电流几乎完全流经 M_{10} ,而没有电流流经 M_{11} 。

将 M_{10} 、 M_{11} 的栅极电压分别记为 V_{in10} 、 V_{in11} 。为了使调制电流几乎完全流经 M_{10} , $\Delta V_{in} = V_{in10} - V_{in11}$ 需要满足以下条件^[9]:

$$\Delta V_{in, off} \geq \sqrt{\frac{2I_{D12}}{\mu_n C_{ox} \frac{W_{10,11}}{L_{10,11}}}} \quad (1)$$

式中, μ_n 为自由电子迁移率, C_{ox} 为单位面积的栅极电容, $W_{10,11}/L_{10,11}$ 为 M_{10} 、 M_{11} 两管的宽长比。在这种条件下,尾电流源电流 I_{D12} 全部流经 M_{10} , M_{11} 截止。

另一方面, M_2 的源极与地之间并联了 NMOS 管 M_{13} ,如图 2 所示。 M_{13} 的栅极由经过级联电压开关逻辑(CVSL)反相器放大的突发禁能电平(记为 CVSL_out-)驱动。突发使能时, CVSL_out-电平为 0, M_{13} 完全截止,几乎对电路不产生影响;突发禁能时, CVSL_out-电平等于 V_{cc} , M_{13} 工作在非饱和区,有

$$I_{D13} = \frac{1}{2} \mu_n C_{ox} \frac{W_{13}}{L_{13}} [2(V_{GS13} - V_{th})V_{DS13} - V_{DS13}^2] \quad (2)$$




图 2 突发模式调制电路

式中 V_{DS13} 为 M_{13} 的漏源电压, V_{th} 为 MOS 管的开启电压。由于 V_{DS13} 远小于 1, 忽略平方项, 式(2)可以简化为

$$I_{D13} = \mu_n C_{ox} \frac{W_{13}}{L_{13}} (V_{GS13} - V_{th}) V_{DS13} \quad (3)$$

在这种情况下, M_{13} 体现为一个电阻。由于 $V_{GS13} = V_{CC}$, M_{13} 导通时的阻值 R_{on} 可以表示为^[5]

$$R_{on} = \mu_n C_{ox} \frac{L_{13}}{W_{13}} \left(\frac{1}{V_{CC} - V_{th}} \right) \quad (4)$$

于是在禁能周期内, M_{13} 导通时 V_{DS13} 基本由电源电压 V_{CC} 经 R_2 和 R_{on} 串联分压决定。仿真结果显示, 当电源电压为 1.8V, M_{13} 导通时, M_5 栅极电压 V_{in5} 即 V_{DS13} 小于 0.1V。同时, 由于作为输入缓冲级的第一级差分放大器设计为限幅放大, M_1 漏极电压最高等于 V_{CC} , 最低不低于 1.1V。因此, 禁能期间级联放大器第二级的输入电压不低于 1V, 再经过第二级、第三级放大, 加载至输出级的电压差 $V_{in0} - V_{in1}$ 已远远超出式(1)的要求, 可以做到令电流完全流经 M_{10} , M_{11} 完全截止, 激光器上无调制电流通过, 从而达到了调制电流高速禁能/使能的效果。

突发模式偏置电路如图 3 所示。为了实现偏置电流的快速关断和准确恢复, 本设计借鉴了激光驱动器调制电路的设计思路, 利用差分对管作为电流





图 3 突发模式偏置电路


开关。此外, 输入的差分形式突发使能/禁能信号 $BEN+$ / $BEN-$ 经过输入缓冲和 CVSL 反相器放大之后, 用于驱动图 2 中的 M_{13} 、 M_{14} 。经过级联 CVSL 反相器放大之后的输出信号 $CVSL_out+$ / $CVSL_out-$, 其高电平可达 V_{CC} , 低电平为 0, 并具有较强的驱动能力。

1.3 峰值/谷值采样与保持电路设计

为了更好地实现系统的自动功率控制, 本设计同时加入了峰值/谷值采样与保持电路。采到的谷值功率可作为偏置电流的调节依据, 而峰值功率与谷值功率之差可作为调制电流的调节依据。将两方面结合, 可获得最优化的消光比。两组电路的基本结构大致相似, 分别如图 4(a) 和图 4(b) 所示。



(a) 峰值采样与保持



(b) 谷值采样与保持

图 4 峰值/谷值采样与保持电路

首先,芯片上的 TIA 电路将激光器监控二极管的监测电流转换为电压,作为 PH/BH 电路的输入信号。 M_1 、 M_2 构成的差分放大器作为 PH/BH 电路的输入缓冲级。芯片上还设计有另一组版图完全一致、但输入悬空的 TIA (TIA_dummy) 电路,两组 TIA 的输出分别加载于输入缓冲级的两个差分输入端,从而滤除了因电源电压波动、温度变化等引入的共模干扰。由信号 CVSL_out +/CVSL_out - 控制的传输门只在突发使能周期内导通,确保电路仅仅采样突发使能时的有效电平值。经过预放大的差模分量经过该传输门,利用二极管 D_1 的单向导通特性检出其峰值/谷值电平,并储存于保持电容 C_{hold} 上。 M_4 、 M_5 构成的源极跟随器作为输出级,增强了输出的驱动能力,同时也起到了隔离负载的作用。 M_3 由复位脉冲信号 Reset +/Reset - 控制,在每个突发使能周期开始的时刻短暂导通,释放保持电容 C_{hold} 上储存的电荷,为采样新的峰值/谷值电平做好准备。

1.4 复位信号生成电路设计

由图 4 可知,为了及时刷新突发使能周期内的峰/谷值,在新的突发周期到来时,保持电容 C_{hold} 需要进行复位。因此需要设计一组电路,用来产生可以令 M_3 短暂导通的电压脉冲。该复位信号可以利用突发使能信号 BEN +/BEN - 间接生成。

如图 5(a)所示,差分模式突发使能信号 BEN +/BEN - 经级联延迟电路,生成略有延迟的使能信号

BEN' +/BEN' -。再由 BEN +/BEN - 和 BEN' +/BEN' - 经组合逻辑电路共同产生一对差分模式的复位脉冲 Reset +/Reset -。观察这些信号的时序关系,不难发现 BEN +/BEN -、BEN' +/BEN' - 和 Reset +/Reset - 之间,满足如下逻辑关系:

$$\begin{cases} \text{Reset} + = \text{BEN} + \&\text{BEN}' - \\ \text{Reset} - = \text{BEN} + \&\text{BEN}' - = \text{BEN} - + \text{BEN}' + \end{cases} \quad (5)$$

该关系式恰好可以使用 CVSL 电路结构实现,而且只需要一个电路就能够同时输出差分互补的原量 Reset + 和非量 Reset -。具体的电路结构如图 5(b)所示。

2 版图设计

电路采用全定制流程进行了电路设计和版图设计。版图布局在充分利用芯片空余空间的同时,兼顾了各模块之间的隔离,例如生成复位信号的数字电路部分添加了隔离环,减小对其他电路的影响。芯片选用 SMIC 0.18 μm 一层多晶硅、六层金属 CMOS 工艺进行了流片。相对于 BiCMOS 工艺,CMOS 工艺的价格更为低廉,有助于提高产品的性价比。芯片的显微照片如图 6 所示。整个芯片面积为 675 μm × 875 μm 。




图 5 复位信号生成电路




图 6 LDD 芯片显微照片

3 测试结果

芯片使用 Cascade 11000 探针台进行在片测试。使用 Advantest D3186 脉冲码形发生器提供的 10.3125Gb/s 速率 $2^{23} - 1$ 伪随机数据序列作为输入数据信号源 Data +/Data -; 使用 Agilent E5071B 射频信号发生器生成突发使能/禁能时钟信号 BEN

+ / BEN - 。使用 Tektronix DSA73304D 实时宽带示波器观察输出信号。电源电压为 1.8V。

测试时,将突发使能/禁能时钟信号作为示波器的触发信号,按照使能/禁能周期叠加眼图,可以获得

得如图 7 所示的突发模式眼图波形。该波形既能体现突发开启状态下 LDD 输出信号的眼图质量,又能体现突发模式 LDD 的使能/禁能特性。




图 7 突发模式工作眼图

可见,在电源电压 1.8V,输入 Data + / Data - 信号 $V_{p-p} = 0.2V$ 的情况下,输出驱动 50Ω 负载时,眼图张开幅度大于 1.5V,换算可得调制电流大于 30mA。此时芯片功耗约为 203mW。当芯片工作在 10.3125Gb/s 速率时,输出的激光驱动器调制电流眼图清晰,质量良好。分别以使能/禁能时钟的上升/下降沿触发,详细观察使能/禁能的过渡过程,可见即使输入端口 Data + / Data - 连续不断地输入 10Gb/s 伪随机数据,但是只要处于禁能周期,电路依然能够在 BEN + / BEN - 使能信号的控制下,有效关断调制电流和偏置电流。本设计的突发开启十分迅速,小于 0.3ns;突发关断过程小于 0.5ns,均远低于 802.3av 标准所规定的上限。

采样保持的输出波形如图 8 所示。两次采样的间隔周期为 125 μ s。输出信号采用直流耦合方式接入示波器观察。为了更精确地观察 125 μ s 保持周期内的电压跌落,纵向分辨率设置为示波器的最高分辨率 1mV \cdot div⁻¹,同时附加 842mV 的预偏置。在这

种分辨率下,已能明显观察到输入信号的噪声。由图 8 的波形可见,经过近 125 μ s 的保持时间,采样保持电路的输出电压基本稳定,电压跌落小于 0.5mV。

芯片的主要性能指标如表 1 所示。鉴于目前国内外文献中对等模式 10G-EPON 物理层芯片设计的相关成果报道尚不多,尤其是 10Gbit/s 突发模式激光驱动器鲜有文献列举出详细的实测指标,因此,在这里选用 Maxim 公司一款 2.5Gbit/s 突发模式激光驱动器商用芯片^[10]进行对比。可见,本文设计实现的 10Gbit/s 突发模式激光驱动器在工作速率、突发开启/关断时间、保持电压下降率等指标方面均优于对比设计。由于 Maxim 公司的该款芯片工作速率较低,并且采用电源电压更高、驱动能力更强、但成本更昂贵的 SiGe 工艺实现,因此最大输出调制电流这一项指标优于本设计。




图 8 采样保持输出波形

表 1 芯片的主要性能指标

项目	本设计	对比设计 ^[10]
工作模式	突发模式	突发模式
工艺	0.18 μ m CMOS	SiGe
工作电压(V)	1.8	3.3
工作速率(Gbit/s)	>10.3125	2.5
最大输出调制电流(mA)	36	85
保持电压下降率(mV, 100 μ s 内)	<0.4	<2.5
突发开启/关断时间(ns)	<0.5	<2
功耗(mW)	203	1807

4 结 论

本文对 10Gb/s 突发模式激光驱动器系统的设计进行了研究,提出了缩短突发使能/禁能过渡时间的改进结构,在系统中加入了激光二极管监测电流的峰值/谷值采样与保持电路,降低了自动功率控制的复杂度和外围器件成本。本设计采用 SMIC 0.18 μm CMOS 工艺进行了流片。测试结果表明,该芯片主要参数均满足 IEEE 802.3av 标准所确定的对等速率 10G-EPON ONU 光发射机关键指标。今后的工作是将该芯片与相关外围电路结合,组成完整的 10G-EPON ONU 突发模式光发射机系统;同时还可继续优化突发模式调制电路的设计,并选用更先进的芯片制造工艺,进一步提升 LDD 芯片的最大调制电流输出能力。

参考文献

- [1] Keiji T, Akira A, Yukio H. IEEE 802.3av 10G-EPON standardization and its research and development status. *Journal of Lightwave Technology*, 2010, 28(4): 651-661
- [2] IEEE 802.3av 10G-EPON Task Force. IEEE 802.3av™ Carrier sense multiple access with collision detection (CSMA/CD) access method and physical layer specification, Amendment 1; physical layer specifications and

management parameters for 10 Gb/s passive optical networks. New York: The Institute of Electrical and Electronics Engineers, Inc., 2009

- [3] 韩盛杰,张俊杰,林如俭. 10G EPON 的 ONU 硬件设计与实现. *光通信技术*, 2009, 5: 5-7
- [4] 王志功. 光纤通信集成电路设计. 北京:高等教育出版社, 2003. 280-281
- [5] 林叶,王健,朱恩等. 应用于对等速率 10G-EPON 的 10Gbit/s 突发模式激光驱动器设计. *东南大学学报*, 2011, 41(5): 911-916
- [6] Chun K C, Ajikuttira A B. A 2.5Gbps burst mode laser diode driver in 0.18 μm CMOS technology. In: *Proceedings of the International Symposium on Integrated Circuits*, New Orleans, USA, 2007. 184-187
- [7] Oh Y H, Lee S G, Le Q, et al. A CMOS burst-mode optical transmitter for 1.25-Gb/s Ethernet PON applications. *IEEE Transactions on Circuits and Systems*, 2005, 52(11): 780-783
- [8] Li D U, Huang L R, Tsai C M. A 3.5-Gb/s CMOS burst-mode laser driver with automatic power control using single power supply. In: *Proceedings of the IEEE International Symposium on Circuits and Systems*, Kobe, Japan, 2005. 5501-5504
- [9] Razavi B. *Design of Analog CMOS Integrated Circuits*. New York: McGraw-Hill, 2003. 91
- [10] Maxim Integrated Products, Inc. MAX3643 datasheet. <http://datasheets.maxim-ic.com>; Maxim Integrated Products, 2008

Design and implementation of a 10Gbit/s burst-mode laser diode driver with sample and hold function

Lin Ye*, Zhu En*, Gu Gaowei*, Wang Jian**, Liu Wensong*, Huang Ning*

(*Institute of RF- & OE-ICs, Southeast University, Nanjing 210096)

(**Institute of Automation, Chinese Academy of Sciences, Beijing 100190)

Abstract

A 10Gbit/s burst-mode laser diode driver (LDD) was designed and successfully implemented using a 0.18 μm CMOS process, which can be applied to the symmetric-rate 10Gbit/s ethernet passive optical network (10G-EPON) systems under the IEEE 802.3av standard. In this design, the burst-mode modulation circuit and the bias circuit are improved to save the turn-on/-off conversion time; peak/bottom sample and hold circuits are integrated to reduce the cost and complexity of the automatic power control (APC) system. The test shows that the LDD has a speed of 10.3125Gb/s; the burst turn-on/-off delays are both less than 0.5ns, which meets the 10G-EPON timing parameter definitions; the voltage drop of the sample and hold circuit is less than 0.5mV after a hold cycle of 125 μs . The size of the laser diode driver IC is 675 μm \times 875 μm .

Key words: 10Gbit/s Ethernet passive optical networks (10G-EPON), laser diode driver (LDD), burst-mode (BM), 802.3av, sample and hold