

用于植入式神经信号再生系统的轨到轨运算放大器的设计^①张 翼^② 孟 桥^③ 王志功 唐 凯

(东南大学射频与光电集成电路研究所 南京 210096)

摘 要 为满足治疗中枢神经损伤的植入式神经信号再生系统的低压低功耗要求,设计了该微电子系统的中间级放大和激励的核心电路——恒跨导轨到轨运算放大器。根据系统满摆幅和低功耗的特点,在电路设计中采用了工作在亚阈值区的电流开关跨导控制电路作为输入级,改进的前馈 AB 类放大器作为输出级。芯片采用中芯国际 0.18 μm 1P6M CMOS 工艺设计完成。仿真和测试结果表明,芯片实现了满摆幅动态范围,跨导恒定,可用于对探测得到的微弱神经信号的放大和激励,满足神经信号再生系统的要求。此芯片电路功耗和体积都很小,满足生物体植入式器件的要求。

关键词 运算放大器,满摆幅,恒跨导,低功耗

0 引言

中枢神经损伤是人类遭受的重大疾病之一,传统的治疗方法很不理想。近年来,以微电子技术及神经信号分析为技术基础,国际上针对中枢神经损伤的修复开展了广泛的研究^[1,2]。国内很多专家学者也对这个难题进行了深入研究,并取得一定成果,其中,微电子辅助神经束信道桥接与神经功能恢复系统^[3]为治疗神经束损伤提供了一条新的途径,此系统中的用于放大和再生神经束信号的运算放大器则是实现系统的治疗功能的关键电路^[4,5]。前人对此种运算放大器进行了很多研究,例如文献[5]中给出了其仿真结果。该运算放大器能达到较高的增益和满摆幅的动态范围,但由于电路中金属氧化物半导体(MOS)管工作在强反型区,其电路功耗达到 mW 级,且电源电压也较高。针对这种不足,本文根据微电子辅助神经束信道桥接与神经功能恢复系统的需要,设计了微电子系统中用于中间级信号放大和激励的电路。该运算放大器按照输入输出满摆幅、恒跨导和低功耗的要求进行设计,输入级采用工作在亚阈值区的电流开关跨导控制电路,输出级采用了改进的前馈 AB 类放大器结构。电路在中芯国际(SMIC)0.18 μm 1P6M CMOS 工艺下进行设计和

流片。后仿真结果表明,运算放大器输入级跨导的最大变化仅 5.4%,达到了恒跨导要求。在芯片测试结果表明,输入输出达到轨到轨的动态范围,在 1.8V 的电源电压下,电路整体功耗仅 66.6 μW ,满足应用需求。该电路可以用于微电子辅助神经束信道桥接与神经功能恢复系统芯片中。

1 设计目标分析

中枢神经损伤会造成患者瘫痪,给患者带来了极大痛苦。微电子辅助神经束信道桥接与神经功能恢复系统^[3](见图 1)可望成为解除这类患者痛苦的重要途径。其治疗原理是通过探测微电极(微电极阵列)和探测电路,探测一端神经束电信号,并加以处理,传送到驱动电路和刺激微电极(微电极阵列)刺激神经束另一端。这样,微电子系统就代替了因损伤而不能工作的神经束段,完成了神经信号的传




图 1 神经信号再生系统框图

① 国家自然科学基金(90307013, 90707005)和江苏省自然科学基金(BK2008032)资助项目。

② 男,1985 年生,博士生;研究方向:生物体植入式集成电路,超高速数据转换器;E-mail: iroizhangyi@gmail.com

③ 通讯作者, E-mail: mengqiao@seu.edu.cn

(收稿日期:2011-04-21)

输,实现功能恢复。

微电子辅助神经束信道桥接与神经功能恢复系统的最终目标是整个系统实现在一个微小的、可植入病人体内的芯片中。其优点在于工作在体内的微电子器件可避免强干扰源的影响,工作环境稳定,对于高性能的测量和诊断具有重要意义。而且植入体内的电路可以直接刺激人体相关部位,达到恢复人体运动功能的效果,对病人生理机能影响较小,能减轻病人的痛苦。

由于整个系统最终植入生物体内,由电池供电,从应用的方便和最大化电池的使用寿命而言,系统需要在低电压下工作,且功耗尽可能低。

包括微电极阵列在内的整个系统结构如图2所示。其中,A1是探测电路放大器,必须实现低噪声高精度的探测。用于中间级信号放大和激励的运算放大器A2位于探测电路A1之后,构成系统的增益级和输出级,是整个系统的重要组成部分。由于使用电池供电,电源电压较低,电路各级信号的动态范围受到限制,在A2放大器的设计中,有很多困难需要克服。首先,在实际应用中,探测电路的输出共模电压会在很大范围内变动,因此A2输入级需要有很大的动态范围,所以需要设计运放的输入能够处理轨到轨(零到电源电压)的动态范围;其次,A2运算放大器需要将探测的信号进一步放大到能够驱动激励微电极的幅值,也需要有一定的动态范围,因此要求其输出也达到满摆幅;第三,输入共模电平的大范围变化会导致输入级跨导的变化,从而影响电路的小信号增益,导致信号失真,所以必须通过采用恒跨导设计克服。综合以上分析,本次设计的中间级信号放大和激励运算放大器A2需要满足输入输出满摆幅、恒跨导和低功耗的要求。




图2 神经信号再生微电子系统结构图

2 运算放大器的结构设计

有很多文献^[5-13]对恒跨导轨到轨运算放大器进行了研究,提出了若干实现方法,其中,1:3电流镜

方法^[6,9]是最常用的实现方法,这种方法可以控制跨导的变化在15%左右。此外,还有齐纳二极管方法^[10]等。但是,一般来说,这些方法的供电电压要求比较高,功耗也比较大。工艺的进步和晶体管截止频率的增大,带来了高速电路的设计上的优势。但与此同时,由于电源电压降低,对模拟电路动态范围提出了很大挑战,因此,研究人员开始探索在低电压下实现这样的运算放大器的方法。研究成果包括反馈环路方法^[11]、体驱动方法^[12]、浮栅MOS管^[13]等。这些方法有些需要特殊的工艺,成本很高,有些电路结构非常复杂,不适合用在本设计中。

针对植入式神经信号再生系统满摆幅、恒跨导、低功耗的要求,本文设计了工作在亚阈值区的电流开关跨导控制电路作为运算放大器的输入级,改进的前馈AB类放大电路作为输出级。设计的电路经过仿真和测试证明,满足系统要求。在下文中将分别分析输入和输出级的设计。

2.1 输入级设计

为了使输入动态范围达到满摆幅,输入级部分采用了互补差分对,如图3所示。当输入共模电压满足 V_{common}

$$V_{SS} + V_{gsn} + V_{dsat} < V_{common} \quad (1)$$

时(V_{SS} 为电路最低电压, V_{gsn} 为n管的栅源电压, V_{dsat} 为晶体管饱和工作的最小漏源电压),n沟道MOS(nMOS)管M3和M4导通;当输入共模电压满足

$$V_{common} < V_{DD} - V_{dsat} - V_{sgp} \quad (2)$$

时(V_{DD} 为电源电压),p沟道MOS(pMOS)管M1和M2导通。由于采用了互补差分对,输入的动态范围可以达到

$$V_{SS} < V_{common} < V_{DD} \quad (3)$$

其中 V_{DD} 为电源电压。




图3 互补差分对的输入动态范围

然而,仅仅采用互补差分对会导致输入的等效跨导发生很大的改变,比如说,当输入的电压使得pMOS和nMOS管都导通时,该电路的等效跨导将

近似等于只有某一对 MOS 管导通的 2 倍。不恒定的跨导可能带来电路增益的改变,从而造成失真,甚至会影响运放的相位裕度,使得电路不稳定。

从 MOS 管器件物理特性的研究可以知道,工作在亚阈值区的 MOS 管可以提供较大的跨导电流效率比(g_m/I_d),但是其截止频率比工作在强反型区的 MOS 管低。由于再生系统处理的信号是低频信号,经仿真证明,截止频率足够满足应用,而且亚阈值区电流很小,非常符合系统低功耗的要求。

根据亚阈值区的特点,互补差分对的等效跨导与电流的关系满足:

$$g_{m,weak} = \frac{I_p}{2n_p V_T} + \frac{I_n}{2n_n V_T} \quad (4)$$

式中, $g_{m,weak}$ 为弱反型区的电路跨导, I_p 和 I_n 是 pMOS 和 nMOS 差分对的电流, n_p 和 n_n 是弱反型区的斜率因子, V_T 是热温度电压,常温下是 26mV。从此式可知,通过调节差分对管的电流可以控制跨导恒定。

如图 4 所示,设定偏置电压 (V_{bias}) 在中心电平 0.9V。当输入电压很低时, pMOS 差分对 M1、M2 导




图 4 电流开关跨导控制电路

通而 nMOS 差分对 M3、M4 关断。这样,电流 I_{b1} 流过 M1 和 M2,电流 I_{b2} 流过 M15 和 M16 管,这时的等效跨导为

$$g_m = g_{mp} = \frac{I_p}{2n_p V_T} \quad (5)$$

当输入电压较高时, nMOS 差分对 M3、M4 导通而 pMOS 差分对 M1、M2 关断。此时,电流 I_{b1} 流过 M13 和 M14,电流 I_{b2} 流过 M3 和 M4,这时的等效跨导为

$$g_m = g_{mn} = \frac{I_n}{2n_n V_T} \quad (6)$$

当输入电压处于中间电平时,互补差分对都导通, M13、M14、M15、M16 分别从 I_{b1} 和 I_{b2} 中分得一部分电流,这时的等效跨导又变为

$$g_m = g_{mn} + g_{mp} = \frac{I_p'}{2n_p V_T} + \frac{I_n'}{2n_n V_T} \quad (7)$$

假设输入电压是 0.9V,那么 M1 - M4 会占有尾电流的 1/4,跨导的表达式为

$$g_m = \frac{I_p}{4n_p V_T} + \frac{I_n}{4n_n V_T} \quad (8)$$

结合式(5)(6)(7)(8)可以发现,通过调节晶体管尺寸,使

$$\frac{I_p}{n_p} = \frac{I_n}{n_n} \quad (9)$$

就可以实现恒定的输入跨导。

输入级为求和电路供应了恒定的电流。求和电路包括了高摆幅的电流镜(M5 - M8)和共栅级(M9 - M10)。

从式(4)也能看出,通过增加尾电流的大小可以提高增益。但是,整个设计必须保证输入晶体管工作在亚阈值区,否则输入等效跨导公式不成立。

2.2 输出级设计

本电路中,输出级采用了改进的前馈 AB 类放大器,如图 5 所示。其中 M27、M28 是电路输出部




图 5 改进的带有浮置电流源的输出电路结构

分, M19、M20 形成了 AB 类放大的控制电路。图 5 中, A、B 点之间有一个恒定的电位差, 以确保输出晶体管不会都截止, 从而避免交越失真。从图 5 可以知道

$$V_{gs19} + V_{gs27} = V_{gs22} + V_{gs23} \quad (10)$$

$$V_{gs20} + V_{gs28} = V_{gs25} + V_{gs26} \quad (11)$$

取 M19 和 M22, M20 和 M25 为相同尺寸, 可以得到 $V_{gs27} = V_{gs23}$, $V_{gs28} = V_{gs26}$ 。电路的静态电流可表示为

$$I_q = \frac{\left(\frac{W}{L}\right)_{27}}{\left(\frac{W}{L}\right)_{23}} I_{21} \quad (12)$$

其中, W 是晶体管的宽, L 为其长, $\frac{W}{L}$ 是晶体管的宽长比。

式(12)的成立需要 M21 和 M24 电流相当, 且宽长比满足

$$\frac{(\frac{W}{L})_{27}}{(\frac{W}{L})_{23}} = \frac{(\frac{W}{L})_{23}}{(\frac{W}{L})_{26}} = \frac{(\frac{W}{L})_{23}}{(\frac{W}{L})_{25}} = \frac{(\frac{W}{L})_{19}}{(\frac{W}{L})_{20}} \quad (13)$$

图 5 中, 增加了 M29 和 M30 管作为浮置电流源, 其目的是提供一个稳定的静态电流, 为 AB 类的控制电路提供偏置。M29 和 M30 可以完成两个功能: (1) 由于它们的结构与 M19, M20 一样, 可用来补偿电压源波动的影响, 从而提高电路的电源抑制比; (2) 使得静态电流尽量恒定, 不受共模电压变化的影响。

整个电路的结构如图 6 所示。电路采用了级联米勒补偿, 与传统的米勒补偿相比, 可以将非主极点推到更高的频率^[14]。




图 6 运算放大器的整体电路

3 运算放大器的仿真

运算放大器的版图设计用 Cadence Virtuoso 工具完成, 核心电路(图 7 所示)面积为 $135\mu\text{m} \times 65\mu\text{m}$ 。




图 7 运算放大器核心电路版图

电路后仿真在 Cadence 模拟设计环境(analog design environment, ADE)中完成。仿真结果表明, 对于满摆幅的共模输入电压, 跨导的变化仅有 5.4%。仿真结果如图 8 所示。




图 8 共模电压变化下的跨导变化

表 1 给出了运算放大器后仿真的性能。

表 1 运算放大器后仿真特性
(电源电压 1.8V, 负载电容 5pF, TT 工艺角)

参数	值
增益(dB)	99.6
单位增益带宽(MHz)	17.3
相位裕度(度)	67.7
功耗(μW)	89.02
共模抑制比@1Hz(dB)	86.52
电源抑制比@1Hz(dB)	93.03
输入失调电压@27(C)(V)	2.184
建立时间(τ_s)	0.1(1%)
输入摆幅(V)	0~1.8
输出摆幅(V)	0~1.8
输入跨导	Δg_m , Max = 5.4%
核心面积(μm^2)	135×65

4 运算放大器测试

恒跨导轨到轨运算放大器通过中芯国际(SMIC)0.18 μm CMOS 工艺设计并流片, 芯片照片见图 9。中间为核心电路, 外围是测试用的焊盘以




图 9 轨到轨运算放大器芯片照片

及其它滤波电路,整个芯片面积为 $575\mu\text{m} \times 475\mu\text{m}$ 。

对该芯片采用在片测试,测试系统框图如图 10 所示。在 1.8V 电源电压下,整个电路的电流是 $37\mu\text{A}$,实际功耗为 $66.6\mu\text{W}$ 。在芯片引脚线外通过电阻构成闭环放大电路,在共模电平分别是较低,较高以及中心电平的情况下测试了电路对信号的放大性能,波形分别如图 11、图 12 和图 13 所示。

根据对测试图(图 11 - 图 13)的分析可知,该运算放大器可以实现满摆幅的动态范围。此外,电路功耗极低,满足系统要求,可以用于微电子辅助神经束信道桥接与神经功能恢复系统芯片中。






图 10 运算放大器芯片测试框图




(输入在上,输出在下)

图 11 输入共模电压 0.17V, 1Hz 正弦波放大波形



(输入在上,输出在下)

图 12 输入共模电平 1.64V, 1kHz 方波放大波形



(输入在上,输出在下)

图 13 输入共模电平 0.9V, 1Hz 方波放大波形

5 结论

本文设计了应用于植入式神经信号再生系统的中间级放大和激励的运算放大器。芯片采用中芯国际(SMIC) $0.18\mu\text{m}$ 1P6M CMOS 工艺实现。仿真和测试结果表明,设计的运算放大器芯片拥有满摆幅的动态范围,恒定的跨导,较低的功耗和面积,可以完成对微弱信号的放大,适合应用于植入式神经信号再生系统中。

参考文献

- [1] Wise K D, Soderagar A M, Yao Y, et al. Microelectrodes, microelectronics, and implantable neural microsystem. *Proceedings of IEEE*, 2008, 96(7): 1184-1202
- [2] Eversmann B, Jenkner M, Hofmann F, et al. A 128(128 CMOS biosensor array for extracellular recording of neural activity. *IEEE Journal of Solid-State Circuits*, 2003, 38(12): 2306-2317
- [3] 王志功, 顾晓松, 吕晓迎. 微电子系统辅助神经信道功能恢复方法及其装置. 中国发明专利. No. ZL 200510135541.6. 2005-12-30
- [4] 王钰, 李文渊, 王志功. 用于神经信号再生的神经功能电压驱动电路. *东南大学学报(英文版)*, 2007, 23(4): 512-515
- [5] 谢书艇, 王志功, 吕晓迎等. 神经信号再生专用微电子系统的设计. *东南大学学报(自然科学版)*, 2010, 40(6): 1157-1162
- [6] Hogervorst R, Wiegerink R J, DeJong P A, et al. CMOS low voltage operational amplifiers with constant-gm rail-to-rail input stage. *Analog Integrated Circuits and Signal Processing*, 1994, 5(2): 135-146
- [7] Huijsing J H, DeLangen K J, Hogervorst R, et al. Low voltage low power opamp based amplifiers. *Analog Integrated Circuits and Signal Processing*, 1995, 8(1): 49-

- [8] Hogervorst R, Tero J P, Eschauzier R G H, et al. A compact power efficient 3V CMOS rail-to-rail input/output operational amplifier for VLSI cell libraries. *IEEE Journal of Solid-State Circuit*, 1994, 29(12):1505-1513
- [9] Huijsing J H, Hogervorst R, DeLangen K J. Low voltage low power amplifiers. ISCAS93, 1993 IEEE International Symposium on Circuits and Systems, Chicago, USA, 1993. 1443-1447
- [10] Hogervorst R, Tero J P, Huijsing J H. Compact CMOS constant-gm rail-to-rail input stages with gm-control by an electronic zener diode. Europe Solid-State Circuit Conference, ESSCIRC 95, Lille, France, 1995. 78-81
- [11] Ferri G, Sansen W. A Rail-to-Rail Constant-gm Low-Voltage CMOS Operational Transconductance Amplifier. *IEEE Journal of Solid-State Circuit*, 1997, 32 (10): 1563-1567
- [12] Lehmann T, Cassia M. 1-V Power Supply CMOS Cascode Amplifier. *IEEE Journal of Solid-State Circuit*, 2001, 36 (7) :1082-1086
- [13] Raisanen-Ruotsalainen E, Lasanen K, Kostamovaara J. A 1.2 V micropower CMOS op amp with floating-gate input transistors. In: Proceedings of the 43rd IEEE Midwest Symposium on Circuits and Systems, Lansing, USA, 8-11 Aug 2000, 794-797
- [14] Citakovic J, Riis Nielsen I, Hammel Nielsen J, et al. A 0.8V, 7 μ A, rail-to-rail input/output, constant gm operational amplifier in standard digital 0.18 μ m CMOS. In: Proceedings of the 23rd IEEE NORCHIP Conference, Oulu, Finland, 2005, 54-57

Design of a rail-to-rail operational amplifier for implantable neural signal regeneration systems

Zhang Yi, Meng Qiao, Wang Zhigong, Tang Kai

(Institute of RF-&OE ICs, Southeast University, Nanjing 210096)

Abstract

According to the low-voltage low-power requirement of the body implantation application of an implantable neural signal regeneration system for treatment of central nerve damages, a constant g_m rail-to-rail operational amplifier (op amp) was designed to meet the need of the intermediate and stimulation stage of the microelectronic neural signal regeneration system. A current switch transconductance control circuit working in the weak inversion region was used as the input stage while a improved feedforward class AB amplifier was used as the output stage. The chip was implemented in the SMIC 0.18 μ m 1P6M CMOS process. The simulation and test results show that the circuit can realize the rail-to-rail dynamic range and the constant transconductance. It is suitable for body implantation because the power consumption and the chip area are very small. It can be used for the amplification of weak neural signal in the neural signal regeneration system.

Key words: operational amplifier, full dynamic range, constant transconductance, low power