

622Mbps BiCMOS PECL 接口智能限幅放大器的设计与实现^①

王 蓉^② 王志功 管志强 徐 建

(东南大学射频与光电集成电路研究所 南京 210096)

摘要 采用 $0.6\mu\text{m}$ BiCMOS 工艺成功设计并实现了一个有伪发射极耦合逻辑(PECL)接口的新型 622Mbps 智能限幅放大器(LA)系统。该系统除了 LA 核心电路外,还包含了智能 LA 的接收信号强度指示(RSSI)模块、可变阈值丢失信号(LOS)检测模块、静噪控制电路和 PECL 接口电路。该系统可工作于 3.3V 或 5V 兼容电源,功耗分别为 110mW 和 175mW。测试结果表明,对于 622Mbps 的输入信号,LA 达到 4mV 灵敏度和 50dB 动态范围。信号强度检测范围高达 44dB,可变报警阈值范围为 1 ~ 100mV,同时保证报警迟滞为 4dB。包括焊盘和静电保护电路(ESD)在内的完整芯片面积为 2.22mm^2 。

关键词 智能限幅放大器(LA), 自动静噪, 接收信号强度指示(RSSI), 丢失信号(LOS)检测, 伪发射极耦合逻辑(PECL)接口

0 引言

智能光模块是光网络智能化的标志性产品,实现智能光模块所需的光接收机前端电路智能限幅放大器(limiting amplifier, LA)的需求越来越大。智能 LA 监控来自前置放大器的信号强度进行丢失信号(loss-of-signal, LOS)检测,以探测导致误码率恶化的系统故障^[1],不同的应用系统要求设定不同的检测阈值。通常判定为 LOS 的输入幅度下限低于接收机灵敏度,622Mbps 系统约为 4mVpp。考虑到短距离光连接时 LA 较强的接收信号,LOS 的上限约 100mVpp。因此,计及报警迟滞,系统需要 1 ~ 160mV 指示范围的接收信号强度指示器(received signal strength indicator, RSSI)来指示 LA 的接收信号强度。该强度与预定的 LOS 检测阈值比较以判定信号是否丢失。智能光模块还提供外部控制引脚以实现静噪。将 LOS 指示引脚与关断引脚端接可实现自动静噪功能,关断输出(DIS)可防止 LA 的后续电路对噪声产生响应。

目前,带有上述功能的智能 LA 的商用芯片基本被国外垄断^[2,3],且价格偏高,国产芯片及智能 LA 系统的研究也非常缺乏。据此本研究组采用 $0.6\mu\text{m}$ BiCMOS 工艺设计并实现了智能 LA 系统,该系统成功实现了上述所有功能。该智能 LA 获得了可与国

外同类产品相竞争的灵敏度和动态范围,而且由于采用了一些新型结构和电路,从而获得了商用芯片必须具有的高稳定性。

1 系统结构设计

本文实现的智能 LA 的系统结构如图 1 所示。它包含数据通路模块、信号强度检测及 LOS 指示模块、静噪模块和伪发射极耦合逻辑(pseud-emitter coupled logic, PECL)接口模块等 4 个部分组成。




图 1 LA 系统框图

在数据通路模块中,我们采用了多级级联差分放大器和有源失配纠正电路实现数据信号的放大和限幅。

为了避免噪声扰动导致 LOS 误判,LOS 比较器

① 863 计划(2007AA01Z2a)资助项目。

② 女,1976 年生,博士,讲师;研究方向:光电集成电路设计和射频集成电路设计;联系人,E-mail: wangrong@seu.edu.cn
(收稿日期:2009-10-13)

均采用固定门限的迟滞比较器。系统迟滞宽度 HYS 定义为^[2]

$$HYS = 20 \times \log\left(\frac{V_{deassert}}{V_{assert}}\right) (\text{dB}) \quad (1)$$

其中 V_{assert} 和 $V_{deassert}$ 分别为 LOS 告警和解除告警的前置放大器输出电压。因此,为保证不同告警阈值下迟滞宽度恒定,并实现用有限电压范围指示大动态范围的接收信号强度(本系统为 1~160mV),我们借用数据通路中的级联放大器,采用基于分段线性近似的连续检测结构实现类对数的输入信号强度功率检测^[4-7],将前置放大器输出幅度对数化指示,如图 2 所示。每级放大器的输出作为一个全波整流器的输入信号。整流器根据 I-V 特性,输出不同的电流,并叠加在一起经过低通滤波器滤除纹波后得到输入交流小信号的类对数的直流输出。该输出指示了输入信号的强度。整流器的 I-V 特性和低通滤波电阻值决定了 RSSI 的输出,即有

$$\text{RSSI 输出} = V_{DD} - R \times I_{fwr} \quad (2)$$

I_{fwr} 是整流器叠加电流, R 为低通滤波电阻, V_{DD} 为电源电压。将 RSSI 输出信号和设定的报警阈值 V_{SET} 进行比较,当 RSSI 输出高于该阈值,则 LOS 告警输出为低;否则输出为高。




图 2 RSSI 信号检测模块结构框图

静噪模块主要包含两个电路:静噪参考电平产生电路和静噪控制电路。为了兼容静噪控制电平的多种格式,特别是与电源相关的 PECL 电平输入范围,本文提出了电源相关的带隙参考源电路。该电路可实现在各种工艺角、电源电压及温度(process, voltage, temperature, PVT)变化情况下,保证静噪参考电平位于 PECL 高低电平中间。静噪后,数据输出信号与输入无关,两路输出保持一高一低的 PECL 电平。因此,我们设计了一个静噪控制电路插入数据通路模块和 PECL 接口模块之间,用静噪控制电平选择驱动 PECL 接口模块的信号是否为数据信号

或静噪后的固定信号。

本系统的数据和 LOS 指示输出均为 PECL 电平。该模块采用了标准 PECL 接口电路,并采用了正负电流源叠加和 PECL 高电平补偿等方法获得 PECL 输出电平范围的稳定性。

2 工艺选择

目前使用 CMOS 工艺实现 PECL 接口电路的文章时有报导^[8,9],但这些电路要么非常复杂,要么无法满足 PECL 接口的直流或交流耦合要求。因此对于本系统要求的 PECL 接口智能 LA,我们采用了 0.6μm BiCMOS 工艺。该工艺以双极工艺为基础,采用经过外延处理的 P+(100)衬底,N 阵提供集电极扩散-隔离,同时增加 N 型掩埋层、重 N+ 扩散和基极以形成双极性晶体管,由此获得相对高速的双极性器件。该工艺中, NPN 管的截止频率 f_T 为 7.5GHz,而 0.6μm CMOS 工艺中场效应管的截止频率 f_T 仅为 5GHz。因此,选择 0.6μm BiCMOS 工艺更适合实现 622Mbps 高速智能 LA。

3 主要模块及核心电路设计

3.1 数据通路模块

数据通路中的级联放大器也是 RSSI 电路的重要组成部分,因此它既要满足光接收机中 LA 的设计要求,又要满足 RSSI 的要求。LA 灵敏度要求为 4mVpp,PECL 输出为 800mVpp,因此级联放大器必须提供至少 46dB 增益。同时为了克服码间干扰,还必须保持近 500MHz 带宽。如前所述,信号强度指示范围至少为 1~160mVpp。若放大器级数足够多,每级增益足够小,输入输出曲线将非常逼近对数关系。相较于理想对数曲线的最大误差公式为^[5]

$$\text{Error}_{\max} (\text{dB}) = \frac{10 \lfloor (-1 + \sqrt{A_s + A_s}) \log A_s - (A_s - 1) \log(A_s^{(3A_s - 1)/(2A_s - 2)}) \rfloor}{A_s - 1} \quad (3)$$

其中 A_s 是单级增益。综合考虑以上因素,我们选取了 5 级直接耦合电阻负载差分放大器,每级增益为 4 倍(12dB)。此时 RSSI 最大误差 < ±2dB。

在对速率要求较高的数据通路中,我们选用了 BiCMOS 工艺中的双极性管作为放大管。对于镜像电流源,考虑到它是直流电路,而且双极性管作为镜像电流源时,基极分流和有限电流增益 β 导致的镜

像电流与参考电流的偏差不可避免。更严重的是,基极分流还导致了双极性管镜像电流源不宜采取多路镜像方式。因此,我们选用场效应管实现镜像电流源电路。单级放大器的设计除了需要满足带宽增益要求外,其增益稳定性也是一个重要指标,即在 PVT 变化时,增益保持不变,否则将直接影响 RSSI 结果,进而影响 LOS 判别。因此本文采用的单级放大电路如图 3 所示。在差分放大器中加入了串联反馈电阻 R_E 后,放大器增益为

$$A_v = \frac{-g_m R_C}{1 + g_m R_E} \approx -\frac{R_C}{R_E} \quad (4)$$




图 3 基本放大单元电路

即放大器增益为两电阻之比,增益稳定性大大提高。

由于采取多级级联直接耦合,前级输出必须满足后级直流输入电平要求。采用如图 3 所示的 NPN 管差分对,输出直流电平偏高,因此在各级放大器之间须采用电位移电路来满足直流电平配置要求。通常的电位移方法包括采用 NPN-PNP 增益级联或共发-共集连接。在 BiCMOS 工艺中,PNP 管频响和电流增益都逊于 NPN,因此本文采用了共发-共集连接。常用的共集放大器如图 4(a)所示。LA 的大动态范围导致每级的电压范围变化很大(1mV-1Vpp),因此大变化范围的共集输出电压造成电流源尾管的源漏电压变化大。这样,有限的厄尔力电压引致共集级增益下降。本文采用的改进共集放大器结构如图 4(b)所示,将两路共集放大器共用一路电流源尾管,为此增加了电阻 R_3, R_4 。改进型结构不会改变共集电路增益。为了获得同样的电位移,仅需将该尾管增大为图 4(a)尺寸的 2 倍。对于静态电路,该尾管各提供给 T_3, T_4 一半电流。而对于交流差分信号,节点 A 虚地,使电流源尾管的源漏电压非常稳定,从而得到稳定的尾管电流和共集级增益。




图 4 跟随器电路

3.2 信号强度检测及 LOS 指示模块

智能模块需要针对不同的误码率要求,调整 LOS 报警阈值门限电压 V_{SET} 。由式(2)可知,功率指示电平与电源电压和滤波电阻直接相关。本系统 3.3/5V 电源电压兼容,对应不同的 PVT 变化,必然导致 RSSI 输出有较大波动。所以,LOS 判别的参考电压 V_{SET} 必须跟踪 RSSI 输出随 PVT 的变化,以获得稳定的 LOS 指示。本文提出的跟踪 RSSI 输出变化

的 V_{SET} 产生电路如图 5 所示。mp1-2 和 mn1-2 以及 PNP 管 Qp1 和串联电阻 R_{set1} 构成电流源电路,其电流表达为


$$I_{set} = \frac{V_{EB}}{R_{set1} + R_{set}} \quad (5)$$

R_{set1} 为芯片内部电阻, R_{set} 为片外电阻,且 $R_{set1} \gg R_{set}$ 。对应不同的 LOS 检测阈值, I_{set} 由外部电阻 R_{set} 设定。从式(5)可知,该电流与电源电压无关。

V_{EB} 具有负温度系数特性,选择同样为负温度系数类型的电阻 R_{set1} ,可获得几乎和温度无关的电流。LOS参考电平为

$$V_{set} = V_{DD} - m \times I_{set} \times R_b \quad (6)$$

其中 m 为电流镜像倍数。比较式(2)(6)可知, V_{set} 受 PVT 影响与 V_{rss} 相同。图 5 中的 ms0-3 组成的启动电路打破零电流平衡态,使电流源正常工作。

图 5 V_{SET} 产生电路

3.3 静噪模块

按照系统要求,外部输入关断信号(DIS)为高时,系统实现静噪,此时差分输出信号不随输入信号变化,强制DOUT + 和DOUT - 分别输出PECL的低、

高电平。关断模块可与 LOS 模块结合使用,将 LOS 指示输出端与关断引脚端接,实现在 LOS 时自动关断输出。因此,DIS 电平定义为 PECL、晶体管-晶体管逻辑(TTL)和 CMOS 电平兼容。据此,内部 DIS 参考电平必须保持在 PECL 高低电平中间,具有电源电压相关性($V_{DD} - 1.55 \sim V_{DD} - 1.085$),而与其他因素无关。本文设计的 DIS 参考电平产生电路如图 6 所示。Q1-2, m3-6 产生的电流为

$$I_{PTAT} = \frac{\Delta V_{BE}}{R_s} = \frac{V_T \times \ln k}{R_s} \quad (7)$$

$$\begin{aligned} V_{REF} &= V_{DD} - m I_{PTAT} \times R_{s2} - V_{BE} \\ &= V_{DD} - m \frac{V_T \times \ln k}{R_s} \times R_{s2} - V \end{aligned} \quad (8)$$

其中 m 为电流源镜像倍数, k 为 Q_{p1} 和 Q_{p2} 个数比, 因此,令 $\frac{R_{s2}}{R_s} = a$, 则

$$V_{REF} = V_{DD} - (a \times m \times \ln k \times V_T + V_{BE}) \quad (9)$$

其中 $a \times m \times \ln k = C$ (为一常数), V_T 和 V_{BE} 分别具有正负温度系数,仔细选择常数 C ,可使 V_{REF} 只与电源相关。各种 PVT 组合仿真结果显示, V_{REF} 的范围为 $V_{DD} - 1.42 \sim V_{DD} - 1.22$,满足设计要求。DIS 与 V_{REF} 经过比较器,产生控制静噪的两个数字信号——DISN、DISP。




图 6 关断信号参考电平产生电路

系统静噪后,输出静态 PECL 电平。所以在 LA 的数据通路和 PECL 接口电路之间插入了图 7 所示的静噪控制电路。该电路使用 DISN、DISP 作为控制信号,控制两路输出耦合的差分对电流源。该两路差分对共用电阻负载,输入分别是数据信号和固定电平。当 DISP 为低,DISN 为高时,数据输入差分对电流尾管正常工作,此时数据信号驱动接口电路。反之,该级输出与输入数据无关的固定高低电平驱动 PECL 接口电路。




图 7 静噪控制电路

3.4 PECL 接口模块

PECL 逻辑适合于高速数据的串行或并行连接,它的输出结构如图 8 所示^[10],包含一个差分对管和一对射随器。PECL 输出连接 50Ω 电阻至(VCC-2V)电平。在 +5.0V 和 +3.3V 供电系统中,PECL 接口均适用,+3.3V 供电系统中的 PECL 常被称作低压 PECL (LVPECL)。PECL 输出接口有较为严格的电平要求,在 -40°C ~ +85°C 的温度范围内,其输出高压需满足 $V_{DD} - 1.085 \sim V_{DD} - 0.88$;输出低压需满足 $V_{DD} - 1.83 \sim V_{DD} - 1.55$ 。




图 8 PECL 输出接口

分析可知,PECL 高电平与负载电阻、射随器的基极电流和 B-E 结压降有关。PECL 低电平与负载电阻和差分对管的尾电流有关。为了达到足够的摆幅,差分对尾管的电流一般较大,约十几毫安。各种 PVT 变化将极大影响输出 PECL 的高低电平,其中又以温度影响最大。因此稳定 PECL 电平范围,主要是提高其对温度稳定性。对于 PECL 高电平,温度升高导致 β 增大, V_{BE} 减小,因此高电平升高。为此我们在射随器基极加入一个正温度系数的小电流源。温度越高,该电流越大,补偿高温造成的高电平偏高。而影响 PECL 低电平的主要因素是差分尾管电流受温度的影响。因此我们采用了正负两种电流源电路叠加,以使该电流变化最小。综上,我们设计的完整 PECL 接口模块如图 9 所示。




图 9 实际 PECL 接口电路

4 测试结果分析

采用 $0.6\mu\text{m}$ BiCMOS 2P2M 工艺,已成功实现了上述智能 LA。封装后的芯片放置在 PCB 板上进行了详细测试。图 10 是版图照片。图 11 是芯片封装后测试 PCB 板实物照片。测试结果表明,工作于 622Mbps 速率,误码率 10^{-10} 时,LA 达到 4mV 灵敏度和 50dB 动态范围。图 12 为 2^{23} -1622Mbps 不同输入幅度伪随机码的输出眼图。

当输入信号的比特率设定为 622Mbps,差分信号峰峰值从 1mV 到 160mV 变化时,得到 RSSI 曲线如图 13 所示。其中 V_{IN} 单位为 mVp-p。信号强度可指示范围为 44dB。

调整 R_{set} 从 $1\text{k}\Omega$ 到 $7\text{k}\Omega$,测试可变阈值的 LOS 告警功能。根据测试数据得到 R_{set} 与告警/解除告警电平关系如图 14 所示。通过改变 R_{set} ,可以在保持 4dB 的系统报警迟滞宽度的前提下,从 1 ~ 100mV 自由选定判断 LOS 的告警值。表 1 总结了其他功能性测试结果。




图 10 版图照片




图 11 测试 PCB 板实物照片




图12 LA单端输出眼图(水平标尺: 400ps/div., 垂直标尺: 170mV/div)




图13 RSSI与输入幅度


图14 R_{set}与告警/解除告警电 (VDD=5V)

表1 芯片性能表

静噪功能测试	正常
PECL高电平范围(-40~85℃)	VCC-0.98~VCC-0.89
PECL低电平范围(-40~85℃)	VCC-1.61~VCC-1.78
RSSI信号强度指示	
检测范围	44dB(1~160mV)
斜率	20mV/dB
误差	<±2dB
LOS检测	
可变报警阈值范围	1~100mV@ R _{set} =1~7k Ω
LOS迟滞	4dB

5 结论

本文设计并实现了622Mbps智能LA。该电路由数据通路、LOS检测电路、静噪电路和PECL输出接口4个部分组成。芯片采用0.6 μ m 2P2M BiCMOS工艺,整个电路工作于3.3V和5V兼容电源,功耗分别为110mW和175mW。测试结果表明,对于622Mbps的输入信号,LA达到4mV灵敏度和50dB动态范围,输出完全满足PECL电平规范。RSSI、LOS和静噪功能已成功实现。其中信号强度检测范围高达44dB,可变报警阈值范围为1~100mV,同时保证报警迟滞为4dB。其良好的性能达到了产品级要求,显示了该电路潜在的商业前景。

参考文献

- [1] 王蓉,王志功,徐建等. 智能光模块中可变阈值的信号丢失检测电路. 半导体学报, 2008, 29(2): 2085-2088
- [2] MAXIM. Low-Power, 622Mbps Limiting amplifiers with chatter-free power detect for LANs. <http://www.datasheetcatalog.org/datasheet/maxim/MAX3761-MAX3762.pdf>, 2003
- [3] MINDSPEED. Postamplifier/quantizer for applications from 200 to 622 Mbps. [http://www.mindspeed.com/web/download/download.jsp? docId = 17138](http://www.mindspeed.com/web/download/download.jsp?docId=17138), 2003
- [4] R.S. Hughes. Logarithmic Amplification with Application to Radar and EW. Dedham, MA: Artech House, 1986
- [5] E. Nash. Logarithmic Amplifier Explained, Analog Dialogue 33-3. Norwood, MA: Analog Devices Inc., 1999
- [6] Huang P C, Chen Y H, Wang C K. A 2-V 10.7-MHz CMOS Limiting Amplifier/RSSI. IEEE Journal of Solid-State Circuits, 2000, 35(10): 1474-1480
- [7] Khorram S, Rofougaran A, Abidi A A. A CMOS limiting amplifier and signal-strength indicator. In: Symposium on VLSI Circuits, Kyoto, Japan, 1995. 28-31

- [8] 冯海玉,郭元章. CMOS限幅放大器与PECL接口的连接. www.uxfastic.com/upfile/UX2105-AN-3.3v.pdf, 2005
- [9] Boni A. 1.2-Gb/s true PECL 100K compatible I/O interface in 0.35- μ m CMOS. *IEEE Journal of Solid-State Circuits*, 2001, 36(6):979987
- [10] MAXIM. HFAN-1.0 introduction to LVDS, PECL, and CML. <http://china.maxim-ic.com/pdfserv/en/an/AN291.pdf>, 2000

Design and implementation of a 622Mbps BiCMOS intelligent limiting amplifier with PECL output interface

Wang Rong, Wang Zhigong, Guan Zhiqiang, Xu Jian

(Institute of RF- & OE-ICs, Southeast University, Nanjing 210096)

Abstract

This paper presents an innovative 622Mbps intelligent limiting amplifier (LA) with a pseud-emitter coupled logic (PECL) output interface developed using the 0.6 μ m BiCMOS technology. Besides the LA core, this intelligent optical system consists of a received signal strength indicator (RSSI), a loss-of-signal (LOS) detector, an auto-squelch control circuit and a PECL output interface. It consumes 110mW or 175mW from a single 3.3V or 5V supply, respectively. The test results show that this intelligent LA achieves a 4mV sensitivity and a 50dB dynamic range. Its RSSI range is 44dB. The programmable assert threshold voltage ranges from 1 to 100mV with a fixed 4dB hysteresis. The chip area, including pads and the electro-static discharge (ESD) circuit, is 2.22 mm².

Key words: Intelligent limiting amplifier (LA), auto-squelch, received signal strength indicator (RSSI), loss-of-signal (LOS) detection, pseud-emitter coupled logic (PECL) interface